PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-272373

(43)Date of publication of application: 08.10.1999

(51)Int.CI.

G06F 3/00

(21)Application number: 10-071889

(71)Applicant: HITACHI LTD

(22)Date of filing:

20.03.1998

(72)Inventor: HAGA YOICHI


HIDA YASUHIRO

SEKI YUKIHIRO

SUZUKI SHINICHI

(54) INFORMATION PROCESSOR AND CONNECTOR

PROBLEM TO BE SOLVED: To relieve a waveform distortion in a system device without mounting a terminal board by switching the connection of a terminal means installed in a system bus according to whether a cartridge is connected to the system bus or not. SOLUTION: A CPU voltage control signal generation circuit 3b on a CPU cartridge 1b outputs the n-bit signal of a high level or a low level and inputs the output signal to an outer power module 6b as the CPU voltage control signal 200 of n-bits. The outer power module 6b receiving it generates designated power voltage and supplies it to CPU 42. Only when the signal level showing the noninstallation of the CPU cartridge 1b is inputted to the CPU voltage control signal 200, a change-over switch control signal 400 becomes low level. When the change over switch control signal 400 is in the low level, the change- over switch 5 is cut and it becomes a conduction state in the case of the high level.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-272373

(43)公開日 平成11年(1999)10月8日

(51) Int.Cl.⁶

G06F 3/00

識別配号

FΙ

G06F 3/00

K

審査請求 未請求 請求項の数4 OL (全 10 頁)

(21)出顧番号

特願平10-71889

(22)出願日

平成10年(1998) 3月20日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 芳賀 洋一

神奈川県川崎市幸区鹿島田890番地 株式

会社日立製作所情報·通信開発本部内

(72)発明者 飛田 庸博

神奈川県川崎市幸区鹿島田890番地 株式

会社日立製作所情報・通信開発本部内

(72)発明者 関 行宏

神奈川県川崎市幸区鹿島田890番地 株式

会社日立製作所情報・通信開発本部内

(74)代理人 弁理士 秋田 収喜


最終頁に続く

(54) 【発明の名称】 情報処理装置及びコネクタ

(57)【要約】

【課題】 終端手段を内蔵する複数のカートリッジの内 の特定のカートリッジを未実装にしてシステムを動作さ せる場合に終端ボードの実装を行うことなくシステムバ スでの波形歪を緩和することが可能な技術を提供する。

【解決手段】 システムバスの終端手段を有した複数の カートリッジを接続する情報処理装置において、前記カ ートリッジがシステムバスに接続されていないときにシ ステムバスでの波形歪みを緩和する終端手段と、前記カ ートリッジがシステムバスに接続されているかどうかを 検出する検出手段と、前記検出手段により前記カートリ ッジがシステムバスに接続されていることを検出したと きに前記終端手段を切り離す切り替え手段とを備えるも のである。






図1

【特許請求の範囲】

【請求項1】 システムバスの終端手段を有した複数の カートリッジを接続する情報処理装置において、

前記カートリッジがシステムバスに接続されていないときにシステムバスでの被形歪みを緩和する終端手段と、前記カートリッジがシステムバスに接続されているかどうかを検出する検出手段と、前記検出手段により前記カートリッジがシステムバスに接続されていることを検出したときに前記終端手段を切り離す切り替え手段とを備えることを特徴とする情報処理装置。

【請求項2】 前記カートリッジは当該情報処理装置全体の動作を制御するCPUを内蔵し、前記検出手段は前記カートリッジ内のCPUに供給される電圧を制御するCPU電圧制御信号の値によって前記カートリッジがシステムバスに接続されているかどうかを検出するものであることを特徴とする請求項1に記載された情報処理装置。

【請求項3】 システムバスの終端手段を有した複数の カートリッジをシステムバスに接続するコネクタにおい て、

前記カートリッジが当該コネクタに装着されていないときにシステムバスでの波形歪みを緩和する終端手段と、前記カートリッジが当該コネクタに装着されているかどうかを検出する検出手段と、前記検出手段により前記カートリッジが当該コネクタに装着されていることを検出したときに前記終端手段を切り離す切り替え手段とを備えることを特徴とするコネクタ。

【請求項4】 前記検出手段は前記カートリッジの当該コネクタへの物理的な接触により前記カートリッジが当該コネクタに装着されているかどうかを検出するものであることを特徴とする請求項3に記載されたコネクタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は高速信号伝達を行う バスを備える情報処理装置及びそのコネクタに関し、特 に終端抵抗を内蔵した複数のCPUカートリッジを接続 するシステムバスを有する情報処理装置及びそのコネク タに適用して有効な技術に関するものである。

[0002]

【従来の技術】近年、処理性能の向上が益々要求されるパーソナルコンピュータ(以下、PCと記載する)やワークステーションに代表される情報処理装置において、ディジタル信号回路間の信号伝送を高速に行う為の技術が重要となっている。

【0003】この様な高速信号伝達を実現する手段として、信号振幅を1V程度とした信号伝送技術(以下これを低振幅インタフェースと呼ぶ)が今日広く用いられている。この低振幅インタフェースについては、例えば日経エレクトロニクス1993年9月27日号(No. 591) P269~290(日経BP社、平成5年発行)

に詳しく記載されており、この低振幅インタフェース技術は、今日PCやワークステーションのCPUのバスインタフェース信号にも用いられている。

【0004】前記低振幅インタフェースを用いた伝送線路の様に高速信号伝達を行うバス上に複数のモジュールを接続する場合には、バス端点での反射といったインピーダンスの不整合による波形歪みを緩和する為に、バスを伝送線路のインピーダンスで終端するいわゆる整合終端が必要になる。

10 【0005】図6は従来の整合終端の基本構成を示す図である。図6に示す様に従来のシステムボード600は、モジュール601~604と、システムバス605と、終端電圧電源620と、終端抵抗621及び622とを有している。

【0006】モジュール601~604はシステムバス605を介して相互に信号を送受信して特定の動作を行う回路である。システムバス605は低振幅インタフェースでモジュール601~604を相互に接続する伝送線路である。

20 【0007】終端電圧電源620はシステムボード60 0上で終端抵抗621及び622に電圧を供給する電源 である。終端抵抗621及び622はシステムバス60 5での波形歪みを緩和する為にシステムボード600上 に実装された終端手段である。

【0008】図6に示す様にシステムボード600では低振幅インタフェースのシステムバス605上にモジュール601~604が接続されており、システムバス605の両端は終端抵抗621及び622により終端されている。

0 【0009】モジュール601~604等の接続数により、バスの終端抵抗値を変化させる方法は様々な手段があり、例えばバスの使用状態に応じてバスの終端を行うバス終端装置については特開平7-114433号公報に記載されている。

【0010】その概要は、バックプレーンと信号処理並びに通信用の送受信用回路を搭載したパッケージからなる情報処理装置において、信号配線に接続する前記パッケージの枚数や電気特性により決まるバスの特性インピーダンスに応じて、信号配線両端の終端に用いる抵抗の値を変えることを特徴とするものである。この従来技術による情報処理装置は、終端用の抵抗が実装されたパッケージを必ずバス端点に実装して使用する事を想定したものである。

【0011】一方、最近ではカセット状のユニットの中にプリント基板を実装し、コネクタに装着するタイプのCPUが世の中に出始めた(以下このタイプのCPUをCPUカートリッジと呼ぶ)。このCPUカートリッジはカートリッジ内部に終端用の抵抗を内蔵している。

【0012】図7は従来のCPUカートリッジを搭載す 50 るシステムの典型的なブロック構成を示す図である。図

7に示す様に従来のシステムは、システムボード 700 と、CPUカートリッジ 710と、CPUカートリッジ 720と、CPUコネクタ 731及び 732とを有して いる。

【0013】システムボード700はCPUカートリッジ710及びCPUカートリッジ720を搭載するボードである。CPUカートリッジ710はCPU711、終端抵抗712及び終端電圧電源713を内蔵し、CPUコネクタ731を介してシステムバス703に接続されるカートリッジである。

【0014】CPUカートリッジ720はCPU72 1、終端抵抗722及び終端電圧電源723を内蔵し、 CPUコネクタ732を介してシステムバス703に接 続されるカートリッジである。CPUコネクタ731及 び732はそれぞれCPUカートリッジ710及びCP Uカートリッジ720をシステムボード700に接続す るコネクタである。

【0015】システムボード700は、モジュール70 1及び702と、システムバス703とを有している。

【0016】モジュール701及び702はシステムバ 20 ス703に接続されるメモリコントローラやバスブリッ ジ等の回路である。システムバス703はCPUカート リッジ710及びCPUカートリッジ720内のCPU 711及びCPU721並びにモジュール701及び7 02を相互に接続する伝送線路である。

【0017】CPUカートリッジ710は、CPU71 1と、終端抵抗712と、終端電圧電源713と、CP Uカートリッジ伝送線路714とを有している。

【0018】CPU711はCPUカートリッジ710を搭載する情報処理装置全体の動作を制御するプロセッサである。終端抵抗712はシステムバス703での波形歪みを緩和する為にCPUカートリッジ710内に内蔵された終端手段である。

【0019】終端電圧電源713はCPUカートリッジ710内の終端抵抗712に電圧を供給する電源である。CPUカートリッジ伝送線路714はCPU711 とCPUコネクタ731との間で信号を伝送する伝送線路である。

【0020】CPUカートリッジ720は、CPU72 1と、終端抵抗722と、終端電圧電源723と、CP Uカートリッジ伝送線路724とを有している。

【0021】CPU721はCPUカートリッジ720を搭載する情報処理装置全体の動作を制御するプロセッサである。終端抵抗722はシステムバス703での波形歪みを緩和する為にCPUカートリッジ720内に内蔵された終端手段である。

【0022】終端電圧電源723はCPUカートリッジ720内の終端抵抗722に電圧を供給する電源である。CPUカートリッジ伝送線路724はCPU721とCPUコネクタ732との間で信号を伝送する伝送線

路である。

【0023】図7に示す様に2個のCPUカートリッジ710及びCPUカートリッジ720をシステムボード700に接続する場合には、CPUカートリッジ710及びCPUカートリッジ720をシステムバス703の両端に配置し、モジュール701及び702を挟み込む構成にすることにより、図6に示した整合終端が可能になる。

【0024】図7ではデュアルプロセッサの構成例とし
10 てCPUカートリッジ710及びCPUカートリッジ7
20を2個接続する場合を示したが、仮にシングルプロセッサ構成で使用することを考えると、前述の構成のシステムにて例えばCPUカートリッジ720が装着されていないときには、CPUコネクタ732には終端抵抗722が実装された終端ボードを実装する必要がある(以下、終端用の抵抗が実装されているボードを終端ボードと呼ぶ)。

[0025]

【発明が解決しようとする課題】従来の情報処理装置において図7に示した様な複数のCPUカートリッジを搭載可能なシステムをシングルプロセッサ構成で使用する場合、整合終端により被形歪みを抑える為に終端ボードを用いてシステムバスを終端する必要がある。ところがPCのエンドユーザーは、システムバスに終端ボードが必要であるという専門的知識を有しない為、エンドユーザーが終端ボードを装着し忘れることが考えられる。

【0026】この様に図7に示した様な複数のCPUカートリッジを搭載可能な情報処理装置では、終端ボードを実装せずに電源を投入することによりシステムが不安定動作をする為、データ破損や故障が発生するという問題がある。

【0027】また従来の情報処理装置において終端ボードを使用する場合は、CPUコネクタへの終端ボードの 挿抜を繰り返すことにより、CPUコネクタのコネクタ ピン及び終端ボードのカードエッジ(接触子)の劣化が 起こるという問題もある。

【0028】更に従来の情報処理装置において終端ボードを使用する場合は、エンドユーザーが終端ボードを挿入する際に中途半端な挿入や逆向き挿入或いはシステム 40 通電中の挿入といった誤った操作が予想され、エラー、 事故及び故障が発生するという問題がある。

【0029】また前記の特開平7-114433号公報に記載されている方式では、負荷数によるインピーダンス変動を補正する為に終端抵抗の値を調整することは記載されているものの、バス端点の終端抵抗が実装された負荷パッケージを外して使用する状況は考慮しておらず、上記に示す様なエンドユーザーの不慮の操作によるシステムの誤動作を防ぐことができない。

【0030】本発明の目的は上記問題を解決し、終端手 50 段を内蔵する複数のカートリッジの内の特定のカートリ 5

ッジを未実装にしてシステムを動作させる場合に終端ボ ードの実装を行うことなくシステムバスでの波形歪を緩 和することが可能な技術を提供することにある。

【0031】本発明の他の目的はシステムバスでの波形 歪をできるだけ抑えることが可能な技術を提供すること にある。

[0032]

【課題を解決するための手段】本発明はシステムバスの 終端手段を有した複数のカートリッジを接続する情報処 理装置において、前記カートリッジがシステムバスに接 10 システムバス100に接続されるカートリッジである。 続されているかどうかに応じてシステムバスに予め備え られた終端手段の接続を切り替えるものである。

【0033】本発明の情報処理装置ではシステムボード 上またはコネクタ内に、前記カートリッジがシステムバ スに接続されていないときにシステムバスでの波形歪み を緩和する終端手段を備え、前記検出手段により前記力 ートリッジがシステムバスに接続されているかどうかを 検出する。

【0034】前記検出手段により前記カートリッジのシ ステムバスへの接続が検出されない場合には、前記シス 20 テムボード上またはコネクタ内に予め備えられた終端手 段によりインピーダンスの整合を行ってシステムバスで の波形歪を緩和する。

【0035】前記検出手段により前記カートリッジのシ ステムバスへの接続が検出された場合には、前記切り替 え手段により前記システムボード上またはコネクタ内の 終端手段を切り離し、前記カートリッジに内蔵された終 端手段によりインピーダンスの整合を行ってシステムバ スでの波形歪を緩和する。

【0036】前記の様に本発明の情報処理装置では前記 30 カートリッジの装着の際に終端ボードの挿抜を必要とし ないので、終端ボードを実装せずに電源を投入すること によるシステムの不安定動作、データ破損や故障は発生 せず、また終端ボードの挿抜を繰り返すことによるコネ クタピン及び終端ボードのカードエッジ (接触子) の劣 化、或いはエンドユーザーが終端ボードを挿入する際の 中途半端な挿入や逆向き挿入或いはシステム通電中の挿 入といった誤った操作を防止することができる。

【0037】以上の様に本発明の情報処理装置によれ ば、終端手段を内蔵するカートリッジがシステムバスに 40 接続されているかどうかを検出してシステムバスに予め 接続されている終端手段の切り替えを行うので、終端手 段を内蔵する複数のカートリッジの内の特定のカートリ ッジを未実装にしてシステムを動作させる場合に終端ボ ードの実装を行うことなくシステムバスでの波形歪を緩 和することが可能である。

[0038]

【発明の実施の形態】 (実施形態1) 以下に終端抵抗を 内蔵したCPUカートリッジの有無に応じてシステムボ 処理装置について説明する。

【0039】図1は本実施形態の情報処理装置の概略構 成を示す図である。図1に示す様に本実施形態の情報処 理装置は、CPUカートリッジ1aと、CPUカートリ ッジ1bと、システムボード2と、CPUコネクタ31 及び32とを有している。

【0040】CPUカートリッジ1aはCPU41、C PU電圧制御信号生成回路3a、終端抵抗21及び終端 電圧電源301を内蔵し、CPUコネクタ31を介して

【0041】CPUカートリッジ1bはCPU42、C PU電圧制御信号生成回路3 b、終端抵抗22及び終端 電圧電源302を内蔵し、CPUコネクタ32を介して システムバス100に接続されるカートリッジである。

【0042】システムボード2はCPUカートリッジ1 a及び1bを搭載するボードである。CPUコネクタ3 1及び32はCPUカートリッジ1a及び1bそれぞれ をシステムボード2に接続するコネクタである。

【0043】システムボード2は、CPU有無検出回路 4と、切り替えスイッチ5と、外部電源モジュール6a 及び6 b と、プルアップ抵抗群8と、プルアップ電源9 と、終端抵抗24と、モジュール43a及び43bと、 システムバス100と、CPU電圧制御信号200と、 終端電圧電源300と、切り替えスイッチ制御信号40 0とを有している。

【0044】 CPU有無検出回路4はCPUカートリッ ジ1 b がシステムバス100に接続されているかどうか を検出する検出手段であり、CPUカートリッジ1b内 のCPU42に供給される電圧を制御するCPU電圧制 御信号200の値によってCPUカートリッジ16がシ ステムバス100に接続されているかどうかを検出する 回路である。

【0045】切り替えスイッチ5はCPU有無検出回路 4によりCPUカートリッジ1bがシステムバス100 に接続されていることを検出したときにシステムバス1 00上の終端抵抗24を切り離す切り替え手段である。

【0046】外部電源モジュール6a及び6bはそれぞ れてPU41及びCPU42に電圧を供給する回路であ る。プルアップ抵抗群8はCPUカートリッジ1bがシ ステムボード2に実装されていない場合にCPU電圧制 御信号200をプルアップする回路である。

【0047】プルアップ電源9はCPUカートリッジ1 bがシステムボード2に実装されていない場合にCPU 電圧制御信号200をプルアップする為の電源である。 終端抵抗24はCPUカートリッジ1bがシステムバス 100に接続されていないときにシステムパス100で の波形歪みを緩和する為にシステムボード2上に実装さ れた終端手段である。

【0048】モジュール43a及び43bはシステムバ ード上の終端抵抗の接続を切り替える実施形態1の情報 50 ス100に接続されるメモリコントローラやバスブリッ

ジ等の回路である。システムバス100はCPUカートリッジ1a及び1b内のCPU41及びCPU42並びにモジュール43a及び43bを相互に接続する伝送線路である。

【0049】CPU電圧制御信号200は外部電源モジュール6bからCPU42に供給される電圧を制御する信号である。終端電圧電源300はシステムボード2上で終端抵抗24に電圧を供給する電源である。切り替えスイッチ制御信号400はCPUカートリッジ1bがシステムボード2に実装されているかどうかに応じて切り替えスイッチ5を制御してシステムボード2上の終端抵抗24の切り替えを行う信号である。

【0050】CPUカートリッジ1aは、終端抵抗21と、CPU電圧制御信号生成回路3aと、CPU41と、CPU電源線50aと、CPUグランド線60aと、CPUカートリッジ伝送線路101と、終端電圧電源301とを有している。

【0051】終端抵抗21はシステムバス100での波形歪みを緩和する為にCPUカートリッジ1a内に内蔵された終端手段である。CPU電圧制御信号生成回路3aはCPU41に与える電圧を外部電源モジュール6aから供給する際にその電圧を制御する信号を生成する回路である。

【0052】CPU41はCPUカートリッジ1aを搭載する情報処理装置全体の動作を制御するプロセッサである。CPU電源線50aは外部電源モジュール6aからCPU41への電源線である。CPUグランド線60aは外部電源モジュール6aからCPU41へのグランド線である。

【0053】CPUカートリッジ伝送線路101はCPU41とCPUコネクタ31とを接続する伝送線路である。終端電圧電源301はCPUカートリッジ1aで終端抵抗21に電圧を供給する電源である。

【0054】CPUカートリッジ1bは、終端抵抗22と、CPU電圧制御信号生成回路3bと、CPU42と、CPU電源線50bと、CPUグランド線60bと、CPUカートリッジ伝送線路102と、終端電圧電源302とを有している。

【0055】終端抵抗22はシステムバス100での波形歪みを緩和する為にCPUカートリッジ1b内に内蔵 40された終端手段である。CPU電圧制御信号生成回路3bはCPU42に与える電圧を外部電源モジュール6bから供給する際にその電圧を制御するCPU電圧制御信号200を生成する回路である。

【0056】CPU42はCPUカートリッジ1bを搭載する情報処理装置全体の動作を制御するプロセッサである。CPU電源線50bは外部電源モジュール6bからCPU42への電源線である。CPUグランド線60bは外部電源モジュール6bからCPU42へのグランド線である。

【0057】CPUカートリッジ伝送線路102はCP U42とCPUコネクタ32とを接続する伝送線路である。終端電圧電源302はCPUカートリッジ1bで終

端抵抗22に電圧を供給する電源である。

【0058】また図1に示す様に本実施形態の情報処理 装置ではモジュール43aにメモリが接続され、モジュ ール43bにはVGA (Video Graphics Array) カー ド、PCI (Peripheral Component Interconnect) バ ススロット及びI/Oコントローラが接続されており、 10 VGAカードにはディスプレイ装置が、またI/Oコン トローラにはキーボード、マウス及びHDD (Hard Disk Drive) が接続されている。

【0059】本実施形態の情報処理装置の特徴は、従来の構成にCPU有無検出回路4、切り替えスイッチ5及び終端抵抗24を付加したことである。以下、これらの構成要素について詳しく説明する。

【0060】CPUカートリッジ1a及び1b上には、CPU電圧制御信号生成回路3a及び3bが搭載されている。このCPU電圧制御信号生成回路3a及び3b は、CPU41及びCPU42に与える電圧を外部電源モジュール6a及び6bから供給する際に用いる回路である。すなわち、CPU電圧制御信号生成回路3a及び3bから出力される信号を観測することにより、CPUカートリッジ1a及び1bの有無を検出することが可能となる。

【0061】システムボード2上では、CPUコネクタ31及び32がシステムバス100に接続されている。またシステムバス100は、切り替えスイッチ5を介して終端抵抗24に接続されており、終端抵抗24はシステムボード2上において終端電圧電源300に接続されている。切り替えスイッチ5は、切り替えスイッチ制御信号400の状態により、システムバス100と終端抵抗24間を接続・遮断する働きを持つ回路である。

【0062】まず本実施形態の情報処理装置において、システムボード2上にCPUカートリッジ1 a が実装され、CPUカートリッジ1 b が未実装状態である場合の動作を説明する。

【0063】システムボード2上にCPUカートリッジ 1 aが実装され、CPUカートリッジ1bが未実装の状態では、CPUカートリッジ1a上の終端抵抗21によりシステムバス100の片方の端点は終端されているが、もう一方の端点であるCPUコネクタ32の点では、終端されていない状態にある。

【0064】ここでCPU有無検出回路4は、CPU電圧制御信号200によりCPUカートリッジ1bが未実装であることを識別し、切り替えスイッチ制御信号400を介して切り替えスイッチ5に終端抵抗24の接続を指示する。この為、終端抵抗24はシステムバス100に接続され、システムバス100のもう一方の端点が正50しく終端される。

【0065】次に図1においてシステムボード2にCP Uカートリッジ1a及び1bが実装されている場合の動 作を説明する。

【0066】システムボード2上にCPUカートリッジ 1a及び1bが共に実装されている状態では、CPU有 無検出回路4はCPU電圧制御信号200により、CP Uカートリッジ1bの実装を認識し、切り替えスイッチ 制御信号400を介して切り替えスイッチ5に終端抵抗 24の遮断を指示する。この為、システムボード2上の 終端抵抗24はシステムバス100から電気的に切り離 10 され、CPUカートリッジ1a上の終端抵抗21及びC PUカートリッジ1b上の終端抵抗22により、システ ムバス100の両端が終端される。

【0067】なお図1のCPU有無検出回路4はNAN Dゲート等の組み合わせ論理回路を使って容易に構成す ることができる。 CPUカートリッジ1 b の有無を確認 する為の信号は、CPUカートリッジ1bの装着時にC PUコネクタ32に一定のレベルを出力する信号であれ ば良い。

【0068】ここではCPUカートリッジ1bの有無を 20 で、終端手段を内蔵する複数のカートリッジの内の特定 確認する為の信号として、CPUカートリッジ1 b がシ ステムポード2に対してCPUカートリッジ1b自身の 動作電圧値を指定する信号を仮定し、前述のCPU電圧 制御信号生成回路3b及びCPU電圧制御信号200を 用いてCPUカートリッジ1bの有無を検出するCPU 有無検出回路4の動作を図1を用いて説明する。

【0069】図1においてCPUカートリッジ16上の CPU電圧制御信号生成回路3bはハイレベルまたはロ ーレベルのnビット信号(nは1以上の自然数)を出力 する回路であり、CPU電圧制御信号生成回路3bから 出力された信号はCPUコネクタ32を経由してnビッ トのCPU電圧制御信号200として外部電源モジュー ル6bへ入力される。CPU電圧制御信号200を受け 取った外部電源モジュール6 bは、指定された電源電圧 を生成し、CPU42に供給する。

【0070】 CPUカートリッジ16が装着されない場 合には、CPU電圧制御信号生成回路3はCPU電圧制 御信号200の信号線に接続されない。この為、システ ムボード2上のプルアップ抵抗群8によりCPU電圧制 御信号200をプルアップすることで、CPUカートリ ッジ1bの未装着時のnピットのCPU電圧制御信号2 00の信号レベルは全て"ハイ"となる。

【0071】すなわちCPU電圧制御信号200にCP Uカートリッジ1bの未装着を示す信号レベルが入力さ れた場合にのみ、切り替えスイッチ制御信号400が "ロー"レベルになり、これ以外のCPU電圧制御信号 2000ピットの組み合わせの時には、信号レベルは "ハイ"レベルとなる。切り替えスイッチ5は、切り替 えスイッチ制御信号400が"ロー"レベルの場合に切 断、"ハイ"レベルの場合には導通状態となる。

【0072】以上の動作ではCPUカートリッジ1bの 実装認識の手段としてCPU電圧制御信号200を用い た例を説明したが、CPUカートリッジ16の実装を認。 識する為の信号として他の信号を用いても良く、CPU カートリッジ16の実装/非実装時に異なるレベルを示 す信号であれば種類を問わない。また、ユーザーによる ジャンパ切り替え等の手操作によってCPUカートリッ ジ1 b の実装状態を示すものであっても良い。

【0073】また本実施形態の情報処理装置では2個の CPUカートリッジ1a及び1bをシステムボード2に 接続する場合について説明したが、複数組のCPUコネ クタ32、CPU有無検出回路4及び切り替えスイッチ 5を備え、3個以上のカートリッジをシステムボード2 に接続してシステムボード2上の各終端抵抗を切り替え るものとしても良い。

【0074】以上説明した様に本実施形態の情報処理装 置によれば、終端手段を内蔵するカートリッジがシステ ムパスに接続されているかどうかを検出してシステムバ スに予め接続されている終端手段の切り替えを行うの

のカートリッジを未実装にしてシステムを動作させる場 合に終端ボードの実装を行うことなくシステムバスでの 波形歪を緩和することが可能である。

【0075】(実施形態2)以下に終端抵抗を内蔵した CPUカートリッジの有無に応じてCPUコネクタ内の 終端抵抗の接続を切り替える実施形態2の情報処理装置 について説明する。

【0076】図2は本実施形態のコネクタの概略構成を 示す図である。CPUコネクタ33はシステムバス10 ○を終端する為の終端抵抗500を内蔵し、CPUカー トリッジ1bをシステムボード2に接続するコネクタで ある。接続端子72はシステムボード2とCPUコネク タ33とを接続する端子の1つで、終端電圧電源304 を接続し、終端抵抗500に終端電圧電源304の電圧 を供給する端子である。

【0077】接続端子81aはシステムボード2とCP Uコネクタ33とを接続する端子の1つで、終端抵抗5 00とシステムパス100との接続またはCPUカート リッジ16の基板とシステムバス100との接続を行う 端子である。

【0078】終端電圧電源304はCPUコネクタ33 の終端抵抗500に電圧を供給する電源である。終端抵 抗500はCPUカートリッジ1bがCPUコネクタ3 3に装着されていないときにシステムバス100での波 形歪みを緩和する為にCPUコネクタ33の側面或いは 内部に実装された終端手段である。

【0079】本実施形態の情報処理装置では、CPUコ ネクタ33の機械的な構造を利用してCPUカートリッ ジ1 b が未実装の際に自動的にシステムバス 100 を終 50 端する構成を表している。

30

【0080】図2に示す様に本実施形態の情報処理装置 によるCPUコネクタ33は、CPUカートリッジ1b の挿入により機械的な機構を用いてバス線路を切り替え る機能を持ち、またコネクタ内部に終端抵抗500を内 蔵し、この終端抵抗500に終端電圧電源304を供給 する構成となっている。

【0081】図3は本実施形態のCPUコネクタ33の 外観を示す図である。図4は本実施形態のCPUカート リッジ1b未実装時のCPUコネクタ33のA-A断面 を示す図である。接続端子71はシステムバス100に 10 なる。 接続する接続端子81aと終端抵抗500とを接続する 端子である。接続端子81bはCPUカートリッジ1b の終端を必要としない信号を接続する端子である。接触 部分82a及び82bはCPUカートリッジ1bがCP Uコネクタ33に実装されたときにCPUカートリッジ 1 b の基板が接触する部分である。

【0082】スイッチ接触部83はCPUカートリッジ 1 bがCPUコネクタ33に実装されていないときに接 続端子81 aが接続端子71に接触する部分である。外 枠501はCPUコネクタ33の外側の枠である。

【0083】図5は本実施形態のCPUカートリッジ1 b実装時のCPUコネクタ33のA-A断面を示す図で ある。CPUカートリッジ基板91はCPUコネクタ3 3内に挿入されるCPUカートリッジ16上の基板であ る。CPUカートリッジ信号エッジ92a及び92bは CPUカートリッジ基板 91上に露出している信号端子

【0084】図4及び図5は図3に示したCPUコネク タ33のA-A断面を示した図であり、図4はCPUカ ートリッジ16が未実装の状態、図5はCPUカートリ ッジ1 b が実装された状態を示している。

【0085】本実施形態の情報処理装置において、接続 端子81a、接触部分82a及びスイッチ接触部83 は、CPUカートリッジ1bのCPUカートリッジ基板 91の挿入により可動するばね構造を持った導電性の物 質である。

·【0086】次に図5を用いてCPUカートリッジ16 をCPUコネクタ33に実装した際の動作を説明する。 CPUカートリッジ1bをCPUコネクタ33へ挿入す を持つ接触部分82aを断面図中央から外側に向かって 押し出し、図5に示される様に接続端子71と接続端子 81 aのスイッチ接触部83との接続が切り離される。

【0087】すなわち本実施形態の情報処理装置では図 1におけるCPU有無検出回路4の機能は接触部分82 a、切り替えスイッチ5はスイッチ接触部83及び接続 端子71に相当している。従って接触部分82aは、C PUカートリッジ1bのCPUコネクタ33への物理的 な接触によりCPUカートリッジ1bがCPUコネクタ 33に装着されているかどうかを検出する検出手段に、

またスイッチ接触部83及び接続端子71は、接触部分 82aによりCPUカートリッジ1bがCPUコネクタ 33に装着されていることを検出したときに終端抵抗5 00を切り離す切り替え手段に相当している。

【0088】接続端子71と接続端子81aとの接続が 切り離されると、CPUコネクタ33内の終端抵抗50 Oは使用されず、CPUカートリッジ1a上の終端抵抗 21及びCPUカートリッジ1 b 上の終端抵抗22によ り、システムバス100の両端を2点で終端する構成に

【0089】一方、CPUカートリッジ1bを抜くこと により、接触部分82aは接続端子81aの部分を軸と して金属のばね特性により移動し、図4に示す様にスイ ッチ接触部83と接続端子71が接触する。この為、接 触部分82aと接続端子71間が導通状態となり、電気 的に終端抵抗500の一端がシステムバス100に接続 された状態となる。これによってCPUカートリッジ1 bが無い状態においても、終端抵抗500によってシス テムバス100が終端される。

【0090】本実施形態の情報処理装置ではCPUコネ クタ33に終端抵抗500を実装しているので、CPU カートリッジ1bがCPUコネクタ33に装着されてい ないときに用いられる終端抵抗500とシステムバス1 00との間の配線距離が短くなって、システムボード2 上に実装した終端抵抗24を用いる場合よりも波形歪の 緩和効果が高くなり、システムバス100の波形歪をで きるだけ抑えることが可能になる。

【0091】以上は、CPUコネクタ33の左側だけに 終端抵抗500を実装した例を述べたが、終端抵抗50 OをCPUコネクタ33の右側に実装したり或いは終端 抵抗500をCPUコネクタ33の両側に実装しても良

【0092】また本実施形態の情報処理装置では2個の CPUカートリッジ1a及び1bをシステムボード2に 接続する場合について説明したが、複数組のCPUコネ クタ33を備え、3個以上のカートリッジをシステムボ ード2に接続してCPUコネクタ33内の各終端抵抗を 切り替えるものとしても良い。

【0093】また本実施形態の情報処理装置ではCPU ることにより、CPUカートリッジ基板91がばね特性 40 カートリッジ1a及ぴ1bをシステムバス100に接続 する場合について説明したが、システムバス100に接 統されるカートリッジとしては終端を必要とする回路を 有するものならば種類を問わない。

> 【0094】以上説明した様に本実施形態の情報処理装 置によれば、終端手段を内蔵するカートリッジがシステ ムバスに接続されているかどうかを検出してシステムバ スに予め接続されている終端手段の切り替えを行うの で、終端手段を内蔵する複数のカートリッジの内の特定 のカートリッジを未実装にしてシステムを動作させる場 合に終端ボードの実装を行うことなくシステムバスでの

波形歪を緩和することが可能である。

【0095】また本実施形態の情報処理装置によれば、 終端手段を内蔵する特定のカートリッジの未実装時にシ ステムバスに近接するコネクタ内の終端手段を用いてシ ステムパスでの波形歪を緩和するので、システムバスで の波形歪をできるだけ抑えることが可能である。

[0096]

【発明の効果】本発明によれば終端手段を内蔵するカー トリッジがシステムバスに接続されているかどうかを検 り替えを行うので、終端手段を内蔵する複数のカートリ ッジの内の特定のカートリッジを未実装にしてシステム を動作させる場合に終端ボードの実装を行うことなくシ ステムバスでの波形盃を緩和することが可能である。

【図面の簡単な説明】

【図1】実施形態1の情報処理装置の概略構成を示す図 である。

【図2】実施形態2のコネクタの概略構成を示す図であ る。

【図3】実施形態2のCPUコネクタ33の外観を示す 図である。

【図4】実施形態2のCPUカートリッジ1 b 未実装時 のCPUコネクタ33のA-A断面を示す図である。

【図5】実施形態2のCPUカートリッジ1b実装時の CPUコネクタ33のA-A断面を示す図である。

【図6】従来の整合終端の基本構成を示す図である。

【図7】従来のCPUカートリッジを搭載するシステム の典型的なプロック構成を示す図である。

【符号の説明】

1a…CPUカートリッジ、1b…CPUカートリッ

ジ、2…システムボード、31及び32…CPUコネク タ、4…CPU有無検出回路、5…切り替えスイッチ、 6 a 及び 6 b …外部電源モジュール、8 …プルアップ抵 抗群、9…プルアップ電源、24…終端抵抗、43a及 び43 b…モジュール、100…システムパス、200 …CPU電圧制御信号、300…終端電圧電源、400 …切り替えスイッチ制御信号、21…終端抵抗、3a… CPU電圧制御信号生成回路、41…CPU、50a… CPU電源線、60a…CPUグランド線、101…C 出してシステムバスに予め接続されている終端手段の切 10 PUカートリッジ伝送線路、301…終端電圧電源、2 2…終端抵抗、3b…CPU電圧制御信号生成回路、4 2…CPU、50b…CPU電源線、60b…CPUグ ランド線、102…CPUカートリッジ伝送線路、30 2…終端電圧電源、33…CPUコネクタ、72…接続 端子、81a…接続端子、304…終端電圧電源、50 0…終端抵抗、71…接続端子、81b…接続端子、8 2a及び82b…接触部分、83…スイッチ接触部、5 01…外枠、91…CPUカートリッジ基板、92a及 び92b…CPUカートリッジ信号エッジ、600…シ ステムボード、601~604…モジュール、605… システムバス、620…終端電圧電源、621及び62 2…終端抵抗、 700…システムボード、 710…CP Uカートリッジ、720…CPUカートリッジ、731 及び732…CPUコネクタ、701及び702…モジ ュール、703…システムパス、711…CPU、71 2…終端抵抗、713…終端電圧電源、714…CPU カートリッジ伝送線路、721…CPU、722…終端 抵抗、723…終端電圧電源、724…CPUカートリ ッジ伝送線路。

【図2】 【図3】 【図4】 図 2 図3 図 4 __1b OPU か-トリック CPU

30

EST AVAILABLE COP'

BEST AVAILABLE COFY

フロントページの続き

(72)発明者 鈴木 新一

神奈川県川崎市幸区鹿島田890番地 株式 会社日立製作所情報・通信開発本部内